どのようなレポートを保存できますか？
DLOGは開いているSTDFデータから以下の5種類の形式のレポートを作成できます。目的に合わせて必要な形式を選択してください。複数の形式を同時に有効にして一度にまとめて出力することも可能です。
PDF レポート
報告・印刷・メール添付用の完成版
表、グラフ、ウェーハマップが美しくレイアウトされた文書です。受取側は追加ソフトウェアなしで閲覧できます。
Excel レポート .xlsx
数値を並べ替え・フィルタ・再計算するとき
サマリーシートと、並べ替え・フィルタ対応のテスト項目別統計シートが出力されます。グラフの代わりに数値テーブルが配置され、Wafer Bin Mapはダイ座標グリッドシートとして生成されます。
Word レポート .docx
内容を編集したりエンジニア所見を追記するとき
PDFと同等の内容をWord上で自由に編集できる文書として保存します。社内フォーマットへの移植やコメント追記に最適です。
画像レポート .png / .jpg
プレゼン資料やチャットにそのまま貼り付けるとき
レポート全体を縦に長い1枚の画像として保存します。解像度はSmall〜X-Largeから選択できます。
PAT レポート .pdf
PAT（Part Average Testing）外れ値リミットを項目別に検討するとき
選択したテスト項目ごとにPATリミットチャートを1ページずつ収録した独立したPDFです。保存時のPAT Itemsウィンドウで対象項目を選択します。
Single と Lot
形式ごとに個別に選択
Singleは開いているファイルごとにレポートを1つ作成し、Lotは開いているすべてのファイルを結合してロット全体レポートを1つ作成します。
保存方法（簡単な4ステップ）
- 上部ツールバーの[Save Report]をクリックします。
- Reports to saveで保存する形式をオンにします（Single / Lot を選択）。
- Report sectionsでレポートに含めるセクションを選択します（迷った場合はデフォルトのままで構いません）。
- Folder保存先を確認し、[Save Report]をクリックするとデータログ名で保存されます（同名ファイルが存在する場合は上書き確認が表示されます）。保存完了後、結果ダイアログからファイルやフォルダを直接開くことができます。
1. 形式別の違いをひと目で比較
どの形式を選択すべきか迷った場合は、以下の比較表をご参照ください。すべての形式はお客様のローカルPC内で生成され、保存されたファイルは指定したフォルダにのみ出力されます。
| 形式 | ファイル | 画像（グラフ・ウェーハマップ） | 編集可能か | おすすめの用途 |
|---|---|---|---|---|
| PDF PDF | .pdf |
含む | いいえ（閲覧専用） | 顧客提出、報告書、印刷、メール添付 |
| XLS Excel | .xlsx |
なし — 数値テーブルで代替 (Wafer Bin Mapはダイ座標グリッドシートを提供) |
はい（並べ替え・フィルタ・数式） | データの二次分析、社内データベースへの取り込み |
| DOC Word | .docx |
含む | はい（文書編集） | 社内フォーマットへの適用、エンジニア所見の追記 |
| IMG Image | .png / .jpg |
含む（縦長の画像1枚） | いいえ | スライドやチャットツールでの迅速な共有 |
| PAT PAT (PDF) | .pdf |
PATリミットチャート | いいえ | 選択したテスト項目のPAT外れ値判定リミットのレビュー |
• Single: 開いているSTDFファイルごとに個別のレポートを1つずつ作成します。
• Lot: 開いているすべてのSTDFファイルを合算してロット全体の統合レポートを1つ作成します。
dlog-cli report ファイル.stdf --format pdf,xlsx,docx,image のようにGUIを介さずにバッチ処理が可能です。PATレポートはデスクトップアプリのSave Reportダイアログで対象項目を選択して出力します。
2. レポートに含める項目の選択（最大34セクション）
Save Reportダイアログ右側のReport sectionsで、レポートに出力する項目をオン/オフします。 セクションは全34種類あり、All / Noneボタンで一括切り替えが可能です。 迷った場合はデフォルトのままで保存して問題ありません。
基本セクション 13項目 (Core)
ロットの基本情報や歩留まり・不良サマリーなど、一般的なレポートに必要な基本項目です。
- サマリー・情報: Executive Summary, Information, Wafer Information, Test Time & Throughput
- 歩留まり・BIN: BIN Summary, Fail Pareto, Site Yield, Yield Comparison*, Per-File Breakdown*
- 統計・ウェーハ: Test Item Statistics, Wafer Map, Gallery, Gauge R&R
詳細・分析セクション 21項目 (Optional)
不良の根本原因を詳細に究明する際に追加する拡張項目です。
- 推移・分布: Yield Trend, Test Time Trend, Histogram (Worst Cpk), Cpk Ranking, Limit Audit
- 原因分析: Root Cause Highlights, Failure Enrichment, Test Efficiency, First-Fail Waterfall, Group Analysis, Correlation Explorer, PVT Corner*, Functional (FTR)
- ウェーハマップ: Wafer BIN Map, Reticle Average Map, Wafer Diff Map
- その他: Site Statistics, Retest Analysis, Part Count (PCR), Datalog Notes, PAT Reject Breakdown
3. PDF 総合サマリー (Executive Summary) & ロット情報
PDF レポートの1ページ目には、マネジメントやエンジニアリングリードが最も重視する エグゼクティブサマリー と 詳細ロット情報 が集約されています。
サマリー自動診断結果
- 判定ステータス (STATUS):
WATCH— 歩留まり 92.05% は基準値 (90%) をクリアしているものの、Cpk 1.00 未満の項目が2件検出されたため要注意と判定。 - 最多不良テスト (TOP FAILING TEST):
IDDQ_STANDBY(18件不良) - 最弱工程能力指数 (WEAKEST CPK):
IDDQ_STANDBY(Cpk 0.75 で能力不足) - 外れ値 (OUTLIERS): 3シグマ境界を超過した外れ値ダイ 4個を自動検出
- 完全なロット情報: Lot ID (K4A2517-01), Test Program (GX7188_PRB_R14), Tester (UF3000-EX), Test Temp (25℃), Operator, Engineer などのメタデータを STDF MIR/MRR から自動抽出
4. テスト時間 & ソフトウェア/ハードウェア Bin サマリー
テスター稼働率の最適化には スループット (UPH) と テスト時間のばらつき の把握が不可欠です。 2ページ目では4サイト並列プロービングにおける精密な実行時間と Bin 分布を可視化します。
| BIN | 名前 | 判定 | 数量 | シェア | 説明 |
|---|---|---|---|---|---|
| Bin 1 | PASS | PASS | 509 | 86.1% | 全規格合格の良品 |
| Bin 2 | PASS_SLOW_OSC | PASS | 35 | 5.9% | 発振周波数低下・許容内良品 |
| Bin 10 | IDDQ_HIGH | FAIL | 18 | 3.0% | スタンバイリーク電流規格超過不良 |
| Bin 20 | IO_LEVEL_FAIL | FAIL | 15 | 2.5% | I/O ハイレベル出力電圧 (VOH) 不良 |
| Bin 12 | OSC_FREQ_OOS | FAIL | 4 | 0.7% | 発振周波数許容誤差超過 |
| Bin 30 | SCAN_FAIL | FAIL | 4 | 0.7% | スキャンチェーンロジック不良 |
| Bin 90 | TEST_ABORT | FAIL | 3 | 0.5% | テスト中断ダイ |
5. 不良パレート (Fail Pareto) & サイト間歩留まり偏差
歩留まり改善 (Yield Enhancement) の要は、主要な不良原因を即座に特定することです。 DLOG は累積シェア 80% に達する支配的な不良項目を太字で自動強調します。
マルチサイト間歩留まり偏差 (Site Yield Delta)
プローブ針の摩耗や接触抵抗によるサイト間アンバランスをロット平均歩留まり (92.05%) に対する Delta で定量化します:
- Site 1: 歩留まり 93.33% (平均比 +1.29%p 良好)
- Site 2: 歩留まり 91.84% (平均比 -0.21%p)
- Site 3: 歩留まり 90.48% (平均比 -1.57%p 低下 — IDDQ 不良が集中)
- Site 4: 歩留まり 92.52% (平均比 +0.47%p)
Site x Fail Bin テーブル では、全サイト平均の2倍以上かつ3個以上の不良が発生したセルを 赤色太字 で警告し、プローブカードの点検時期を知らせます。
6. パラメータ統計 & リテスト復帰率解析
全テスト項目の電気的測定値（LL, HL, Min, Avg, Max, Cp, Cpk）を集計し、半導体量産工程で極めて重要な リテスト解析 (Retest Analysis) を独立ブロックで提供します。
初回測定で不良と判定された 10ダイを再測定（追加タッチダウン）した結果、5ダイが良品に復帰 (復帰率 50.0%) しました。
これにより最終歩留まりが 91.20% から 92.05% へ +0.85%p 向上 し、リテスト実施の投資対効果が証明されました。
7. Cpk ランキング (Worst First) & 自動根本原因分析 (RCA)
全パラメータ項目の工程能力指数 (Cpk) をワースト順に並べ替え、横棒グラフで表示します。
基準線 1.00（許容下限）および 1.33（目標基準）を赤線と緑線で明示し、工程改善の優先対象を瞬時に把握できます。
自動根本原因分析 (RCA Engine)
- #1 リテスト重複座標リスク (信頼度 100/100, 回収可能歩留まり 1.86%): 1回のみ測定されたダイの不良率 11.1% に対し、リテストダイは再検後も 62.9% が不良にとどまり、タッチダウン衝撃による損傷リスクを警告。
- #2 VOL_IO の PVT コーナー感度 (信頼度 100/100): 常温 25℃ で Cpk 3.34 の VOL_IO が、高温コーナー (T=85℃, P=P8-EPI) で Cpk 1.21 へ急落する温度感度異常を自動検出。
8. 歩留まり推移 (Yield Trend) & テスト時間推移解析
全 591ダイのテスト実行順序に沿って、歩留まりの変動とテスト時間の安定性を時系列バケット単位で追跡します。
9. 分布ヒストグラム & 規格リミット監査 (Limit Audit)
Cpk ワースト 8項目の実測値ヒストグラムに正規分布フィッティング曲線を重ね、テスト下限 (Test LL) および上限 (Test HL) とのマージンを可視化します。
規格リミット監査 (Limit Audit)
19項目のテスト規格値を監査し、不適切なリミット設定による歩留まりロスを防止します:
YLD (Yield-Limiting):実際に不良が発生している歩留まり制限項目 (IDDQ_STANDBY, VOH_IO, OSC_FREQ)LSE (Loose Limits):Cpk が 3.0〜4.8 を超え、規格が緩すぎて潜在不良を見逃す恐れがある項目 (CONT_PIN 項目群, VOL_IO)NOL (No Limit):上下限スペックが設定されていない項目 (ILEAK_IO_HI)1SD (One-Sided):片側規格のみ存在する項目 (VDET_RESET)
PDF レポート 6 & 7ページ レイアウト
10. ウェーハ象限不良偏在 (Spatial Enrichment) & ウォーターフォール
不良がウェーハ全体にランダムに発生しているか、特定象限（Quadrant）に偏在しているかを統計的仮説検定で判定します。
象限別不良リスク検証
- NW（北西象限）: 不良率 15.65%（47個中23個が集中）、相対リスク 2.89倍、オッズ比 3.25、
p < 0.001で統計的に極めて有意なチャンバー・スラリー偏在不良を検出！ - NE（北東象限）: 不良率 7.47%, 相対リスク 0.92, p=0.666
- SE（南東象限）: 不良率 5.44%, 相対リスク 0.62, p=0.935
- SW（南西象限）: 不良率 2.44%, 相対リスク 0.26, p=0.999 (最も高歩留まり)
ファーストフェイル・ウォーターフォール: 全不良ダイの 84.1% がわずか3つのテスト (IDDQ_STANDBY 40.9% + VOH_IO 34.1% + OSC_FREQ 9.1%) で最初に脱落していることを解明。
11. ANOVA 分散分析 & 相関エクスプローラ (Correlation Explorer)
ファイル間（温度条件など）の違いが各パラメータ変動に与える影響を一元配置分散分析 (ANOVA) と効果量 (Eta-squared, η²) で評価し、パラメータ間の相関をピアソン相関係数 (r) で探索します。
主要な相関ペア
VREF_BG ↔ OFFSET_ADC (r = +0.586):基準電圧上昇に伴い ADC オフセットが増加する強い正の相関VREF_BG ↔ GAIN_ADC (r = -0.483):基準電圧と ADC ゲイン間の負の相関IDD_ACTIVE ↔ OSC_FREQ (r = +0.405):動作クロックが高速化するほどアクティブ電流消費が増加する回路特性を確認
12. レチクル平均マップ & ウェーハ差異マップ (Wafer Diff)
露光装置（ステッパー）のレチクルショット起因の欠陥と、ウェーハ間のダイ遷移状態を解析します。
- レチクル平均マップ (5x2 Shot Grid): 3ウェーハの同一ショット内座標を重ね合わせ集計。
cell (0, 0)は歩留まり 83.33% (-8.71%p) と最悪で、レチクル隅部のレンズ収差や異物の可能性を示唆。 - ウェーハ差異マップ (Wafer Diff Map): 197ダイの同一座標を比較し、22ダイが退行 (Regressed: A良品 → B不良)、6ダイが復帰 (Recovered) した状態を抽出。
13. 高解像度ウェーハマップ・ギャラリー・ビンマップ
DLOG レポートは半導体可視化の中核であるウェーハマップを3つの形式で出力します。
ウェーハ中心 (X:0 Y:0) から等面積の3つの同心円（Centre, Middle, Edge）を算出し、エッジ部欠陥集中や中心部クラスターを数値化します。
PDF 11〜14ページ 全体レイアウト
14. 構造化 Excel (.xlsx) ワークブック
ピボットテーブルや社内データベースへの取り込みに対応するため、DLOG は 構造化された3シート構成のワークブック を生成します。
3シート構成の詳細
- Sheet 1: 'Report' — 総合歩留まり、ロット情報、SW/HW Bin サマリー、パレート順位、テスト項目統計。
- Sheet 2: 'Table View' — ダイ番号、座標 (X, Y)、SW Bin、HW Bin、時間、判定、全テスト項目の測定値を生データとして収録。
- Sheet 3: 'Wafer Bin Map' — 外部ビューアを使わずに Excel 単体でウェーハの物理形状とビン配置を視覚確認可能。
15. Word · 画像 · PAT レポート
Word レポート — 編集可能なPDF代替ドキュメント
社内フォーマットへの準拠、ヘッダー/フッターの変更、エンジニア所見の追記が必要な場合は、ネイティブなMicrosoft Word（.docx）文書として出力します。
- レイアウトの維持: 表構造、ヘッダー/フッター、ロゴ配置を崩すことなくPDFと同等の品質を保持します。
- 画像の埋め込み: すべての高解像度グラフやウェーハマップが画像として文書内にそのまま配置されます。
- 所見の直接記入: 自動導出された根本原因分析の下に、エンジニアの考察や改善対策を直接書き込むことができます。
画像レポート — 1枚の画像で素早く共有
画像レポートは、レポート全体を縦に長い1枚の画像（PNGまたはJPG）として保存します。 プレゼンテーションスライドやチャットツールへの貼り付けに便利で、解像度はSmallからX-Largeまで選択できます。
PAT レポート — テスト項目別の外れ値判定リミットをレビュー
PAT（Part Average Testing）は、ロット全体の分布から大きく乖離した潜在的不良ダイを特定する手法です。 PATレポートは、選択したテスト項目ごとにその判定リミット（PAT LL / HL）の位置を明示する専用の独立PDFです。
- Save ReportダイアログでPAT (PDF)をオンにして[Save Report]をクリックします。
- 表示されるPAT Itemsダイアログでレポートに含めるテスト項目にチェックを入れます。項目ごとのシグマ倍率（Sigma L / H）もここで調整可能です。
- OKをクリックすると
データログ名_PAT_Report.pdfとして保存されます。
出力されるPDFは、サマリー1ページ ＋ 選択項目ごとに各1ページで構成されます。（Lot範囲の場合は各項目の後にウェーハ別の内訳ページが追加されます。）
16. 85℃ 高温コーナー解析の実例 (GOLDEN_A vs GOLDEN_B)
半導体素子は温度や電源電圧のコーナー条件によって特性が大きく変動します。 以下は DLOG を用いて 常温 25℃ (GOLDEN_A) と 高温 85℃ (GOLDEN_B) の STDF を比較解析した実例です:
| 比較指標 | 常温 25℃ (GOLDEN_A) | 高温 85℃ (GOLDEN_B) | 根本原因と解析コメント |
|---|---|---|---|
| 総合歩留まり | 92.05% (Pass 544 / Fail 47) | 82.74% (Pass 489 / Fail 102) | 熱ストレスにより不良ダイが 2.17倍 に急増 (-9.31%p 歩留まり低下) |
| 最多不良項目 | IDDQ_STANDBY (18件) | IDDQ_STANDBY (20), VREF_BG (20) | 高温で VREF バンドギャップ基準電圧不良が 1件から 20件へ急増 |
| 最弱 Cpk 項目 | IDDQ_STANDBY (Cpk 0.75) | OSC_FREQ (Cpk 0.67), VREF_BG (Cpk 0.68) | 温度補償回路のマージン不足により発振周波数低下 |
| VOL_IO 工程能力 | Cpk 3.34 (安定合格) | Cpk 1.21 (要注意警告) | RCA 予測通り、高温 PVT コーナーで I/O プルダウン抵抗が増大し電圧上昇 |
| リテスト復帰率 | 50.0% (10個中 5個復帰) | 32.0% (25個中 8個復帰) | 高温下では接触不良だけでなく実際の熱破壊ダイが増加するため復帰率低下 |
17. よく使う設定の保存（Template）と一括出力
レポート出力のたびに毎回34個の項目を個別にオン/オフする手間を省くため、Save ReportダイアログのTemplateによく使う組み合わせを保存しておくことができます。
- カスタムテンプレートの保存: 'Executive_Weekly', 'Full_Diagnostic', 'Standard-QA'のように目的別のセクション組み合わせを名前を付けて保存・呼び出し・削除できます（名前には半角英数字、スペース、
_、-が使用可能）。 - ワンクリック一括出力: 選択した形式（PDF、Excel、Word、画像、PAT）が[Save Report]の1クリックで指定フォルダにすべて生成され、完了ダイアログからファイルや出力先フォルダを直接開くことができます。
18. よくある質問 (FAQ)
Q. 数 GB に及ぶ大規模な STDF ファイルでもレポート生成は高速ですか？
はい。DLOG は C++ ネイティブの超高速バイナリパーサーを搭載しています。 数百万件のレコードも数秒でインデックス化し、全14ページの PDF や巨大な Excel も遅延なく即座に出力します。
Q. Excel の Table View シートにダイ数の制限はありますか？
Microsoft Excel の仕様上限（1,048,576行）内であれば、数万〜数十万個のダイも1シートに格納できます。
Q. インターネットから隔離された社内クリーンルーム PC でも動作しますか？
はい、問題なく動作します。DLOG はクラウド通信や常時オンライン認証を一切必要としない完全オフラインソフトウェアです。レポート生成やデータ変換を含め、すべての演算はお手元の PC ローカル上で安全に完結します。
Q. 複数 STDF ファイルを結合してロット全体の統合レポートを出力できますか？
はい。Save Report 設定画面で Lot スコープ を選択すれば、複数ウェーハのデータを結合した統合 Lot Report を生成します。
今すぐ DLOG で高品位な半導体レポートを作成
手作業での Excel 編集やスクリプト開発から解放され、 Cpk ランキング、ウェーハマップ、パレート分析を備えたプロフェッショナルな報告書を瞬時に出力しましょう。 今なら 6ヶ月間、全機能を完全無料でお試しいただけます。
DLOG 6ヶ月無料ダウンロード →