可以保存哪些报告？
DLOG 可利用已打开的 STDF 生成以下 5 种格式 的报告。只需按需选择适用格式，同时勾选多种格式即可一次性全部生成。
PDF 报告
汇报、打印、邮件发送的正式交付件
图表、表格与晶圆图经过专业排版的精美文档。接收方无需安装任何特定软件即可直接查看。
Excel 报告 .xlsx
需要对数据进行排序、筛选与二次计算时
包含摘要工作表以及支持筛选与排序的测试项统计表。图表由详尽数据表格代替，Wafer Bin Map 单独提供芯片坐标网格工作表。
Word 报告 .docx
需要修改内容或追加工程师批注时
将与 PDF 相同的内容保存为可在 Word 中自由编辑的文档，非常适合移植到企业内部定制模板中。
图片报告 .png / .jpg
直接粘贴到演示幻灯片或即时通讯工具中时
将完整报告输出为一张纵向长图。分辨率可自由选择 Small 至 X-Large。
PAT 报告 .pdf
逐项审查 PAT (零部件平均测试) 离群限时
针对自选测试项目，每项单独输出一页包含 PAT 动态限图表的独立 PDF。保存时可在 PAT Items 窗口中自由勾选测试项。
Single 与 Lot
针对每种格式单独指定
Single 为每个打开的文件单独生成 1 份报告；Lot 则将所有已打开的文件汇总生成 1 份完整的整批报告。
保存步骤（简单 4 步）
- 点击顶部工具栏中的 [Save Report] 按钮。
- 在 Reports to save 中勾选需要保存的格式（选择 Single 或 Lot）。
- 在 Report sections 中选择要包含的分析模块（不确定时保持默认即可）。
- 确认 Folder 保存路径后点击 [Save Report]，即可自动按数据日志名称保存（若有同名文件会提示是否覆盖）。生成完成后，可在结果对话框中直接打开文件或所在文件夹。
1. 各格式特点一览对比
若在格式选择上有疑问，可参考下表。所有格式均在 本地 PC 上生成，生成的文件仅保存在您指定的本地文件夹中。
| 格式 | 文件 | 图形（图表 · 晶圆图） | 是否可编辑 | 推荐场景 |
|---|---|---|---|---|
| PDF PDF | .pdf |
包含 | 否（只读查看） | 交付客户、汇报评审、打印及邮件发送 |
| XLS Excel | .xlsx |
无 — 替换为详细数据表 (Wafer Bin Map 提供芯片坐标网格工作表) |
是（排序 · 筛选 · 公式计算） | 数据二次深度分析或录入内部晶圆厂数据库 |
| DOC Word | .docx |
包含 | 是（文档编辑） | 适配公司专属格式或添加工程师诊断批注 |
| IMG Image | .png / .jpg |
包含（长图 1 张） | 否 | 快速共享至幻灯片、Wiki 或即时通讯工具 |
| PAT PAT (PDF) | .pdf |
PAT 限图表 | 否 | 逐项核对 AEC-Q001 PAT 离群值判定限 |
• Single: 为打开的每一个 STDF 文件分别生成 1 份独立报告。
• Lot: 将所有打开的 STDF 文件合并统计，生成 1 份整批汇总报告。
支持通过
dlog-cli report 文件.stdf --format pdf,xlsx,docx,image 无需图形界面直接进行自动化批量导出。PAT 报告可在桌面软件的 Save Report 窗口中选定项目后保存。
2. 选择报告内容（最多 34 个模块）
在 Save Report 窗口右侧的 Report sections 中打开或关闭报告所需模块。 共有 34 个模块，可通过 All / None 按钮一键全选或清空。 不确定时，直接按默认设置保存即可。
基础模块 13 项 (Core)
包含批次基本信息、良率和不良摘要等绝大多数报告均需要的核心内容。
- 摘要与信息: Executive Summary, Information, Wafer Information, Test Time & Throughput
- 良率与 BIN: BIN Summary, Fail Pareto, Site Yield, Yield Comparison*, Per-File Breakdown*
- 统计与晶圆: Test Item Statistics, Wafer Map, Gallery, Gauge R&R
扩展模块 21 项 (Optional)
用于深度排查失效机理时选用的专项工程分析模块。
- 趋势与分布: Yield Trend, Test Time Trend, Histogram (Worst Cpk), Cpk Ranking, Limit Audit
- 根因分析: Root Cause Highlights, Failure Enrichment, Test Efficiency, First-Fail Waterfall, Group Analysis, Correlation Explorer, PVT Corner*, Functional (FTR)
- 晶圆图谱: Wafer BIN Map, Reticle Average Map, Wafer Diff Map
- 追溯与质检: Site Statistics, Retest Analysis, Part Count (PCR), Datalog Notes, PAT Reject Breakdown
3. PDF 综合摘要与批次信息
PDF 报告的第 1 页由管理层和工程负责人首先查阅的核心综合摘要 (Executive Summary) 与批次可追溯元数据组成。 醒目的大号 KPI 卡片与红绿灯状态判定，让工程师能在一眼之内判断批次合格状态。 （本页所展示的报告截图基于 DLOG 附带的示例数据生成，实际数值取决于您的输入数据。）
Executive Summary 详细诊断判定
- 批次状态 WATCH (警戒): 综合良率达 92.05%，但存在需关注的特定失效聚集。
- 主要失效模式 IDDQ_STANDBY: 占全批次失效的 38.3%（共 18 颗失效），提示可能存在漏电流异常。
- 最低过程能力 IDDQ_STANDBY (Cpk 0.75): 工艺能力指数未达 1.00 基准线，分布呈现非正态偏斜。
- 离群值风险 (16 颗芯片): 参数超出 3-Sigma 离群范围，建议进行车规级可靠性追踪。
4. 测试时间与 SW/HW Bin 汇总
掌握测试机台稼动率并降低测试成本，必须精准把控产能吞吐 (Throughput) 与各芯片测试时间偏差。 第 2 页呈现了 4 站点并行测试环境下的精确耗时统计与 SW/HW Bin 占有率分布。
| BIN | 名称 | 判定 | 数量 | 占比 | 说明 |
|---|---|---|---|---|---|
| Bin 1 | PASS | PASS | 509 | 86.1% | 全指标合格良品 |
| Bin 2 | PASS_SLOW_OSC | PASS | 35 | 5.9% | 振荡器频率偏慢但仍处于合格区间 |
| Bin 10 | IDDQ_HIGH | FAIL | 18 | 3.0% | 待机漏电流超出上限 |
| Bin 20 | IO_LEVEL_FAIL | FAIL | 15 | 2.5% | 数字 I/O 高电平输出电压 (VOH) 超限 |
| Bin 12 | OSC_FREQ_OOS | FAIL | 4 | 0.7% | 振荡器频率超出规格 |
| Bin 30 | SCAN_FAIL | FAIL | 4 | 0.7% | 扫描链结构逻辑测试失效 |
| Bin 90 | TEST_ABORT | FAIL | 3 | 0.5% | 测试执行过程中断 |
5. 不良帕累托与站点良率偏差
利用帕累托分析法 (80/20 法则)，精准聚焦造成绝大部分良率跌落的核心失效模式。
多测试站点良率偏差 (Site Yield Delta)
在 4 站点并行测试机台上，由于探针卡针尖磨损或接触阻抗 (CRES) 不均，极易产生站点间良率偏差：
- Site 1: 94.67% 良率 (150 测试 / 8 不良)
- Site 2: 91.89% 良率 (148 测试 / 12 不良)
- Site 3: 93.15% 良率 (146 测试 / 10 不良)
- Site 4: 88.59% 良率 (149 测试 / 17 不良 — 良率低 -3.46%p)
Site 4 异常诊断: Site 4 良率显著低于平均值 3.46%p，且 Bin 10 (IDDQ) 不良高度集中在该站点，提示可能存在站点接地不良或探针污染。
6. 参数统计与复测恢复率分析
针对 STDF 中的 PTR 与 MPR 记录，完整呈现各测试参数的上下限、均值、标准差、Cp、Cpk 以及复测恢复率。
初测判定不良的 10 颗芯片经过追加扎针 (Extra Touchdown) 复测后，有 5 颗成功恢复为合格品 (恢复率 50.0%)。 最终良率由 91.20% 提升至 92.05% (+0.85%p 增益)，充分证明了复测的实际经济效益。
7. Cpk 排名与自动根因分析 (RCA)
将所有参数测试项按工艺能力由弱到强排序，以横向条形图直观呈现。
1.00（最低容许基准）与 1.33（标准合格目标）两条参考线分别以红、绿标出，高风险测试项一目了然。
自动根因分析 (Root Cause Analysis - RCA Engine)
DLOG 的 RCA 引擎全面扫描整批数据，自动推导引发良率跌落的根本原因并给出统计置信度：
- #1 复测同坐标风险 (置信度 100/100, 预估可挽回良率 1.86%): 仅初测 1 次的芯片失效率为 11.1%，而经历复测的芯片仍有 62.9% 判定不良（不良率飙升 51.8%p），捕捉到二次扎针损伤风险。
- #2 VOL_IO 在 PVT Corner 条件下的温度敏感性 (置信度 100/100): 常温 25℃ 下 Cpk 高达 3.34 的 VOL_IO 在高温 Corner (T=85℃, P=P8-EPI) 下 Cpk 骤降至 1.21，自动捕获温度敏感性异常。
8. 良率与测试时间趋势分析
沿测试时间序列监测良率与测试耗时波动，及时发现批次前中后期的工艺漂移与机台异常。
9. 参数分布直方图与测试限审计
采用高斯正态拟合曲线绘制参数分布直方图，清晰标注测试下限 (LSL) 与测试上限 (USL)。
测试限审计 (Limit Audit)
DLOG 自动审计测试上下限设置是否合理：
- 过紧测试限 (Overly Tight Limits): 实际芯片分布极优但测试限过紧导致虚假不良。
- 过宽测试限 (Loose Limits): 测试限过宽导致低良品漂移未被捕获。
- 单边无界限制 (Missing Limits): 缺少下限或上限，无法计算双侧 Cpk。
PDF 报告第 6 与第 7 页 — 时间趋势与分布直方图专业排版
10. 晶圆象限缺陷分布与首失瀑布图
利用严格的假设检验评估缺陷究竟是全晶圆随机散布，还是在特定象限或边缘集中发生。
象限缺陷风险分析 (Failure Enrichment by Quadrant)
- NW (西北象限): 不良率高达 15.65%（47 颗不良中 23 颗聚集于此），相对风险 (Rel Risk) 达 2.89 倍，比值比 (Odds) 3.25，
p < 0.001，以极高的统计显著性证实了反应腔室气流或 CMP 研磨液分布不均缺陷！ - NE (东北象限): 不良率 7.47%，相对风险 0.92，p=0.666。
- SE (东南象限): 不良率 5.44%，相对风险 0.62，p=0.935。
- SW (西南象限): 不良率仅 2.44%，相对风险 0.26，p=0.999（全片良率最高象限）。
首失瀑布图 (First-Fail Waterfall): 全片 84.1% 的不良芯片在仅仅 3 项测试中便遭遇首次跌落 (IDDQ_STANDBY 40.9% + VOH_IO 34.1% + OSC_FREQ 9.1%)，为优化测试序列、缩短测试耗时指明了方向。
11. ANOVA 方差分析与相关性探索
利用单因素方差分析 (One-way ANOVA) 与效应量 (Eta-squared, η²) 量化温度条件或不同文件对各参数波动的影响，并利用皮尔逊相关系数 (r) 探究测试项之间的相互依赖性。
参数间核心相关性测试对 (Strongest Test Pairs)
VREF_BG ↔ OFFSET_ADC (r = +0.586):强正相关性，基准电压升高时 ADC 偏移量成比例增大VREF_BG ↔ GAIN_ADC (r = -0.483):基准电压升高时 ADC 增益降低的负相关IDD_ACTIVE ↔ OSC_FREQ (r = +0.405):运行工作频率越高，工作电流线性上升的电路物理特性IDD_ACTIVE ↔ VDET_RESET (r = -0.404):复位阈值电压与工作电流之间的负相关
12. 曝光场平均图与晶圆差异图
通过跨曝光场折叠分析光刻机掩模版缺陷，并通过两片晶圆逐点芯片级差异比对验证工艺机台一致性。
- Reticle Average Map (5x2 曝光场): 将整片晶圆所有 5x2 芯片曝光场进行空间折叠，瞬间排查光罩掩模版脏污或镜头光畸变。
- Wafer Diff Map (Wafer 1 vs Wafer 2): 逐坐标精确比对两片晶圆的 Pass/Fail 状态演变（绿色代表持续合格，红色代表持续不良，琥珀色代表状态发生翻转）。
- 机台校准备注: 自动从 STDF 头部记录中解析测试机台型号、板卡编号与探针卡校准时间戳。
13. 高清晶圆图 · 画廊 · Bin 图
涵盖单片晶圆良率分布图、整批 25 片画廊对比图以及晶圆级 SW Bin 图的高清矢量排版。
PDF 报告第 11~14 页完整打印排版
以晶圆中心 (Center Die X:0 Y:0) 为基准划分为等面积的 3 个同心圆区域 (Centre、Middle、Edge)，量化边缘跌落 (Edge Fallout) 与中心聚集缺陷 (自动计算 Edge - Centre 良率差)。
14. 结构化 Excel (.xlsx) 工作簿报告
生成的 Excel 工作簿采用多工作表架构，包含摘要信息表、逐芯片全参数原始明细表以及芯片级单元格晶圆图。
Excel 工作簿三表结构
- 'Report' 工作表: 包含与 PDF 摘要相同的核心良率、批次信息、帕累托与站点指标。
- 'Table View' 工作表: 顶部冻结表头展示规格限与 Cpk 统计，下方以每行一颗芯片展开全部原始测量数值，支持自由筛选与排序。
- 'Wafer Bin Map' 工作表: 直接利用 Excel 网格模拟晶圆物理坐标，单元格背景色填充对应的 Bin 颜色。
15. Word · 图片 · PAT 报告
Word 报告 — 可二次编辑的交付件
当需要交付符合公司特定版式、统一抬头以及附带工程师诊断意见的官方文档时，可导出为原生 Microsoft Word (.docx) 文档。
- 保持视觉版式: 保持与 PDF 报告完全相同的表格结构、页眉页脚与公司 Logo 布局。
- 内嵌高清图像: 所有高分辨率图表与晶圆图均作为完整图片嵌入文档中，方便直接汇报。
- 直接撰写结论: 在自动生成的根因分析结论下方，工程师可直接填写对策建议与工程批注。
图片报告 — 一张长图快速分享
图片报告将整份报告导出为单张纵向连续长图（PNG 或 JPG 格式）。 非常方便直接粘贴至 PPT 汇报或微信/企微/钉钉群中交流，分辨率支持 Small 至 X-Large 多档调节。
PAT 报告 — 逐项审查参数离群限
零部件平均测试 (Part Average Testing, PAT) 能够有效筛选出偏离整体工艺分布的潜在缺陷芯片。 PAT 报告针对用户自选的测试项目逐一生成独立页面，直观呈现其判定限 (PAT LL / HL) 的具体落点。
- 在 Save Report 窗口中勾选 PAT (PDF)，然后点击 [Save Report]。
- 在弹出的 PAT Items 窗口中勾选需要分析的测试项，并可根据需要配置各项的 Sigma L / H 乘数。
- 点击 OK 即可保存为
数据日志名_PAT_Report.pdf。
生成的 PDF 包含 1 页综合摘要 ＋ 所选测试项各 1 页。（Lot 范围下每个项目后还会附加晶圆明细页。）
16. 85℃ 高温 Corner 实测案例 (GOLDEN_A vs GOLDEN_B)
半导体电路特性随温度、电压及工艺 Corner 的变化而显著变动。 以下展示使用 DLOG 对常温 25℃ (GOLDEN_A) 与高温 85℃ (GOLDEN_B) 实测数据进行对比的实际分析案例。
| 比较指标 | 常温 25℃ (GOLDEN_A) | 高温 85℃ (GOLDEN_B) | 根因与诊断结论 |
|---|---|---|---|
| 综合良率 | 92.05% (Pass 544 / Fail 47) | 82.74% (Pass 489 / Fail 102) | 热应力下失效率增加 2.17 倍 (-9.31%p 良率跌落) |
| 主要失效模式 | IDDQ_STANDBY (18 颗) | IDDQ_STANDBY (20), VREF_BG (20) | 高温下基准源 VREF 失效由 1 颗暴增至 20 颗 |
| 最低 Cpk | IDDQ_STANDBY (Cpk 0.75) | OSC_FREQ (Cpk 0.67), VREF_BG (Cpk 0.68) | 内部振荡器时钟变慢，跌破规格下限 |
| VOL_IO 过程能力 | Cpk 3.34 (受控良好) | Cpk 1.21 (临界预警) | 验证 RCA 根因结论：85℃ 下 I/O 下拉内阻显著增大 |
| 复测恢复率 | 50.0% (10 颗中 5 颗恢复) | 32.0% (25 颗中 8 颗恢复) | 85℃ 下恢复率更低，表明存在持久性热损伤 |
建议将常温与高低温 STDF 数据文件一同拖入 DLOG。通过 Save Report 的 Lot 范围模式，不仅能直接输出全温区对比表格，还能一键生成跨温度条件的 ANOVA 灵敏度排名与 PVT Corner 热敏曲线。
17. 常用设置默认模板与一键保存
为了省去每次导出时手动逐一勾选 34 项开关的繁琐步骤，可在 Save Report 窗口的 Template 中保存常用分析组合。
- 保存自定义模板: 支持将常用的模块组合保存为 'Executive_Weekly'、'Full_Diagnostic'、'Standard-QA' 等专属方案，方便随时加载与管理（模板名称仅支持英文字母、数字、空格、
_和-）。 - 一键多格式并发导出: 勾选的格式（PDF、Excel、Word、图片、PAT）通过一次点击 [Save Report] 即可全部保存到指定目录中，导出完成后可在结果窗口中直接打开生成的文件或目录。
18. 常见问题解答 (FAQ)
Q. 处理数百兆至数吉字节 (GB) 的大体积 STDF 文件时，报告生成速度如何？
是的。DLOG 采用自研高性能 C++ 核心解析 STDF 记录并组装报告。 处理时长取决于文件体积与勾选的分析模块数量；特别是 Root Cause Highlights 需全局扫描整批数据，会适当增加导出耗时。
Q. Excel 报告中包含的 'Table View' 芯片数量有限制吗？
在 Excel 单表最大行数 (1,048,576 行) 限制范围内，数万至数十万颗芯片的数据均可完整写入单张工作表。 每个测试项的规格上下限、均值、标准差、Cp、Cpk 均固定在顶部冻结表头，筛选与排序极其便捷。
Q. 在无外网连接的企业内部隔离机房/保密网环境中能否正常输出报告？
可以。DLOG 完全支持离线运行，无需外网连接，报告直接在本地电脑生成并写入您指定的路径。 STDF 数据绝不上传至任何外部服务器，完全符合晶圆厂保密合规要求。
Q. 是否可以将多个 STDF 文件合并为一份统一的整批 Lot 报告？
可以。在 Save Report 设置窗口中选择 Lot 范围，即可将当前加载的多个 STDF 文件（各片晶圆日志）进行统筹汇总， 生成包含整批综合良率、画廊图谱与全局统计的整合版 Lot Report。
即刻使用 DLOG 制作专业半导体测试报告
彻底告别耗时耗力的手工数据整理与脚本编写。
仅需点击几下，即可自动生成包含 Cpk 排名、晶圆图谱、帕累托与统计图表的出版级专业报告。
6 个月内所有功能完全免费使用。